mSAP versus subtractive etching for fine lines: from line width accuracy to yield
Below roughly 40 um line width, subtractive etching loses yield quickly and mSAP becomes the only route that scales. The article defines where each process still makes sense, identifies the steps that decide ±8 um accuracy, and lists what to check before placing an order.
結論先行：線寬/線距進入 40μm 以下，減成法蝕刻的良率與精度開始崩塌，mSAP（半加成）是唯一的規模化路線；50–75μm 區間則不必急著上 mSAP，改良減成法仍具明顯成本優勢。本文給出兩條製程路線的選型邊界、關鍵工程數字與下單前的可執行檢查項。
為什麼減成法在精細線路段失效
傳統減成法在全板覆銅箔上蝕刻，側蝕不可避免：按經驗，側蝕量約為銅厚的 0.5–1 倍。3oz 基銅（約 105μm）做 60μm 線時，側蝕可達 50–100μm，線寬公差普遍只能做到 ±20% 以上；而 3μm 超薄銅箔上蝕刻，側蝕僅 2–3μm，這是 mSAP 能把線寬精度壓到 ±8μm 的物理基礎。側蝕還造成梯形截面，導體損耗上升，阻抗與設計值偏離放大——這正是高速設計中把阻抗公差收緊到 ±8%（常規 ±10%）之後，減成法越來越難達標的原因之一。
mSAP 的製程閉環：四個必須盯住的環節
1. 超薄銅箔與載板選擇
量產主流是 3–5μm 薄銅（含 1.5–2μm 載體型薄銅），配合低粗糙度輪廓（Rz ≤ 1.5μm）。粗糙度直接決定高頻插入損耗，224G 鏈路選材時應要求銅箔廠商提供輪廓資料。
2. 活化與閃蝕
化學沉銅形成全表面種子層後，幹膜做圖形，把非線路區銅「閃蝕」乾淨。閃蝕過蝕會傷線寬，通常控制過蝕量 ≤ 1μm。
3. 圖形電鍍均勻性
電鍍把導線長到 12–15μm，整板厚度均勻性建議控制在 ±10% 以內，否則線寬與阻抗一致性都會被拖累。高縱橫比區域要評估輔助陽極與脈衝電鍍。
4. 阻抗與驗收資料
精細線路板必須隨板提供阻抗 coupon，TDR 實測與設計值的偏差按 ±8% 口徑驗收；同時抽查線寬截面切片，確認無底銅殘留與側蝕超標。
選型邊界與成本判斷
- 必須 mSAP：BGA 逃逸要求 0.35mm 及以下間距走一通線、L/S ≤ 40μm、射頻板微帶線寬 < 50μm 且要求矩形截面。
- 不必 mSAP：L/S 在 50–75μm，改良減成法（薄基銅 5–9μm + 高精度蝕刻）可做到 ±8μm 精度水平，成本比 mSAP 低約 20–40%。
- 混用策略：同一塊板允許分割槽處理——高速區 mSAP、電源區厚銅，比全板統一製程更省錢，但需在疊構設計階段就與工廠確認可實現性。
下單前建議做四件事
- 把關鍵網路的線寬、間距、阻抗目標整理成一張阻抗控制表，附 Gerber 一起提交，避免口頭約定。
- 要求工廠反饋 mSAP 可行的最小線寬與公差承諾，並寫入合同附件，而不是隻看官網宣傳值。
- 樣板階段即做截面切片與 TDR 報告留檔，量產以同一驗收基線比對。
- 精密線路疊構用高 Tg 低損耗材料，壓合漲縮更敏感，建議先用小尺寸拼板驗證對位再做大批次。
板廠側的工程評審前置很重要：把疊構、線寬、阻抗、表面處理一次問清，比打樣後返工省一個週期。AIPCB.cc 的高多層與精細線路能力（1–44 層、板面 610×1100 mm、線寬精度 ±8μm、阻抗公差 ±8%）支援工程評審前置，複雜疊構可先發資料到 info@ipcba.com.cn 或致電 +86 138 2310 9230 做可製造性預審。
寄送 Gerber 與疊構要求，24 小時急件打樣通道可用。